設(shè)計(jì)復(fù)用使芯片設(shè)計(jì)的效率大為提高，為了跟上設(shè)計(jì)的步伐，測試也必須采用類似的復(fù)用技術(shù)。本文以飛利浦半導(dǎo)體的PNX8525 Nexperia數(shù)字視頻平臺(DVP)為例，介紹系統(tǒng)芯片的測試復(fù)用和調(diào)試策略。

飛利浦半導(dǎo)體將設(shè)計(jì)復(fù)用策略與所謂的應(yīng)用平臺結(jié)合起來，只要平臺及其構(gòu)件模塊開發(fā)完成便可立即迅速開發(fā)出系列設(shè)計(jì)，因此測試和調(diào)試的效率也必須同時(shí)提高以便與設(shè)計(jì)同步，所以對現(xiàn)有測試、可測試性功能和調(diào)試進(jìn)行復(fù)用變得越來越重要。

飛利浦的DVP由兩個(gè)可編程嵌入式處理器內(nèi)核構(gòu)成：一個(gè)32位MIPS RISC CPU和一個(gè)32位超長指令Trimedia處理器，兩個(gè)處理器與其它構(gòu)件模塊通過高速存儲器總線訪問外部存儲器，其它構(gòu)件模塊包括MPEG解碼器和接口模塊(如UART和IEEE 1394 Firewire)。

該數(shù)字視頻平臺有兩個(gè)三態(tài)外圍接口總線(PI總線)，一個(gè)PI總線與Trimedia處理器連接專門用于視頻處理，另一個(gè)與 MIPS處理器連接專門用于控制功能，此外還有一個(gè)PI總線橋使兩個(gè)PI總線之間可以進(jìn)行通信，這里用兩個(gè)PI總線可避免當(dāng)兩個(gè)處理器都處于全速工作時(shí)所造成的帶寬問題。

我們?yōu)镹experia平臺定義了幾個(gè)測試和調(diào)試目標(biāo)，其中一個(gè)非常重要的目標(biāo)是在任何可能情況下都可以對測試進(jìn)行復(fù)用。因?yàn)槲覀冇忠赃@個(gè)平臺為基礎(chǔ)創(chuàng)建了幾個(gè)新的應(yīng)用，對每一個(gè)獨(dú)立的新應(yīng)用開發(fā)一套完整測試程序是一件非常耗時(shí)的工作，其影響決不能低估，對于在非常短時(shí)間內(nèi)生成的數(shù)個(gè)新應(yīng)用，只有測試復(fù)用才是解決有限時(shí)間與資源的可行選擇。另一個(gè)重要的測試目標(biāo)是看能否觀察系統(tǒng)內(nèi)部行為以便進(jìn)行調(diào)試和診斷，如果試驗(yàn)階段系統(tǒng)不能按照規(guī)范正常工作的話，這種性能可以大幅減少投放市場前的等待時(shí)間。

PNX8525就是在Nexperia DVP平臺基礎(chǔ)上開發(fā)得到的設(shè)計(jì)實(shí)例，處理大量時(shí)鐘域和本地存儲器給PNX8525的可測試性設(shè)計(jì)(DFT)和可調(diào)性設(shè)計(jì)(DFD)帶來了很多困難。

PNX8525的基本DFT構(gòu)架是根據(jù)IEEE P1500和虛擬插槽接口聯(lián)盟(VSIA)共同定義的系列規(guī)則而設(shè)計(jì)，同時(shí)使用了飛利浦內(nèi)核測試部門(CTAG)提供的其它規(guī)則和約束，每個(gè)內(nèi)核的DFT都遵循定義外部行為的CTAG規(guī)則和指南。對PNX8525來說有兩類內(nèi)核，即硬內(nèi)核和軟內(nèi)核。

PNX8525上兩個(gè)處理器內(nèi)核都是硬內(nèi)核，這些嵌入式處理器符合CTAG規(guī)則，該規(guī)則包括內(nèi)核完整測試隔離，DFT由內(nèi)核供應(yīng)商實(shí)現(xiàn)。其它內(nèi)核都是軟內(nèi)核，它們由RTL綜合得到，DFT是軟內(nèi)核集成過程的一部分。大內(nèi)核和復(fù)用內(nèi)核有一個(gè)可將掃描測試模式生成分割為“內(nèi)核”測試和“互連”測試的測試外殼，例如MPEG和條件訪問解碼器及其它視頻/音頻內(nèi)核；小內(nèi)核沒有測試外殼，但作為“互連”測試的一部分進(jìn)行測試，如總線控制器和橋、通用I/O模塊及內(nèi)存控制器等。

測試導(dǎo)軌

CTAG方法之所以優(yōu)于舊的宏測試方法，是因?yàn)楹隃y試不能保證宏級測試可以擴(kuò)展到芯片級，而且芯片級測試模式生成往往非常耗時(shí)。使用CTAG標(biāo)準(zhǔn)時(shí)，在芯片級創(chuàng)建一種稱作測試導(dǎo)軌(rail)的專用測試路徑并將其連接到測試外殼，這樣測試信號和響應(yīng)可有效地應(yīng)用在內(nèi)核上。

將所有DFT在內(nèi)核上實(shí)現(xiàn)，周圍的掃描鏈則通過總線接口模塊運(yùn)行，每個(gè)存儲器都配有可掃描存儲器外部結(jié)構(gòu)，將測試邏輯和存儲器掃描鏈分開以便在最高集成度下優(yōu)化測試時(shí)間。

前6列是內(nèi)核特性，包括觸發(fā)器數(shù)量、嵌入式內(nèi)存、掃描鏈、功能時(shí)鐘和恒定錯(cuò)誤，第7列是根據(jù)第8列測試模式數(shù)量得到的恒定故障覆蓋范圍，第9列是在惠普J(rèn)型服務(wù)器上每個(gè)獨(dú)立內(nèi)核自動(dòng)測試模式生成(ATPG)工具運(yùn)行時(shí)間。

由于使用了基于CTAG內(nèi)核的測試方法，大部分內(nèi)核能達(dá)到99%恒定故障覆蓋率，而且在集成后也能保持。經(jīng)過計(jì)算，整個(gè)芯片(包括內(nèi)核、存儲器、邊界掃描、CPU和功能測試)的總恒定故障覆蓋率非常接近99%的目標(biāo)。Iddg測試還沒有最終完成，但預(yù)計(jì)在毫安范圍內(nèi)。最后我們還開發(fā)了一種系統(tǒng)測試儀用于生產(chǎn)測試。

由于至今還沒有對PNX8525進(jìn)行大批量生產(chǎn)，因此所有這些測試對于能否達(dá)到所要求的質(zhì)量水平還有待確定。但是對現(xiàn)有測試進(jìn)行復(fù)用已經(jīng)在PNX8525硅片上被證明是非常成功的，在沒有作任何調(diào)整的情況下兩個(gè)處理器供應(yīng)商第一次測試就完全正確。

另外我們還為PNX8525設(shè)計(jì)選擇了兩個(gè)提高內(nèi)部可觀察性的補(bǔ)充調(diào)試方法，以方便硅片樣片的調(diào)試。第一種實(shí)時(shí)可觀察性允許在芯片應(yīng)用時(shí)，于芯片引腳上實(shí)時(shí)監(jiān)測有限的幾個(gè)內(nèi)部信號；第二種基于掃描的可觀察性允許在芯片停止工作后觀察完整的狀態(tài)信息。

這些調(diào)試功能已經(jīng)在硅片上實(shí)現(xiàn)，并用于驗(yàn)證內(nèi)部時(shí)鐘生成模塊、診斷與內(nèi)部時(shí)鐘有關(guān)的問題以及分析通用I/O接口模塊的錯(cuò)誤行為。表3列出PNX8525上用于測試和調(diào)試所需的硅片面積。

前面所述的基于內(nèi)核的測試方法是非常重要的，雖然該方法相對于單純運(yùn)行ATPG來說在設(shè)計(jì)中需要額外的硅片區(qū)域，但對目前和將來數(shù)字芯片設(shè)計(jì)的集成復(fù)雜性而言，它所提供的處理能力是至關(guān)重要的，測試所帶來的好處遠(yuǎn)超出由于增加DFT所帶來的硅片面積的成本。