SoC廠商如何在提高復(fù)雜器件傳輸速度的同時降低測試成本？

隨著先進(jìn)的集成電路（IC）設(shè)計(jì)方法和高密度生產(chǎn)技術(shù)的使用，半導(dǎo)體廠商能夠把不同的數(shù)字和模擬電路集成在極小芯片上，其尺寸之小、功能之全尚無先例，我們稱之為系統(tǒng)芯片。盡管具有先進(jìn)的設(shè)計(jì)和制造能力，可是IC廠商在對這些多元器件進(jìn)行快速而又低成本地批量生產(chǎn)時，面對 空前的挑戰(zhàn)。當(dāng)把若干功能單元結(jié)合在一個單獨(dú)器件上時，今天的SoC器件為減少批量生產(chǎn)時間和測試成本，向傳統(tǒng)的測試方法發(fā)起挑戰(zhàn)。結(jié)果是，廠商們將更廣泛地研究新方法，這些新方法通過在設(shè)計(jì)和測試之間的有效平衡，提供了一個更有效地從事SoC設(shè)計(jì)、生產(chǎn)和測試的方案，并能夠同時做到減少其生產(chǎn)時間和測試費(fèi)用。

特殊的挑戰(zhàn)

就SoC廠商來說，在一個競爭激烈的市場上，消費(fèi)者對其在功能、性能和費(fèi)用等方面的要求，又給他們平添了持續(xù)的壓力。SoC廠商將復(fù)雜的數(shù)字核與模擬功能集成在單芯片中，在功能和性能上能夠應(yīng)對市場多種用途的需求。可是在制造過程中，SoC廠商發(fā)現(xiàn)設(shè)計(jì)和測試復(fù)雜性經(jīng)常會導(dǎo)致故障。隨 工藝技術(shù)的研制費(fèi)用接近100萬美元，每次故障都使得成本負(fù)擔(dān)雪上加霜，并且拖延交貨期，加劇經(jīng)濟(jì)受損。工程師們發(fā)現(xiàn)在這樣的壓力下，無法充分發(fā)揮先進(jìn)的工藝技術(shù)和制造水平的潛力。

對測試工程師來說，他們的測試面對 非常嚴(yán)峻的挑戰(zhàn)，一是受測器件龐大的數(shù)量，二是多種受測電路復(fù)雜的程度。然而，測試工程師必須保證以最優(yōu)化的測試程序，采用最少最便宜的測試設(shè)備，在短時間內(nèi)完成測試。測試工程師還需要功能更強(qiáng)的混合信號測試儀來處理高端界面。而傳統(tǒng)的連續(xù)開發(fā)方法中測試故障的費(fèi)用上升首先導(dǎo)致器件開發(fā)延遲，SoC廠商也將為此增加測試時間和費(fèi)用及生產(chǎn)成本。

SoC測試中當(dāng)前的困境大多是由于采用早期幾代IC對測試要求不高而造成的。最新的設(shè)計(jì)雖提高了易測程度但仍缺乏應(yīng)對當(dāng)前流程中普遍問題的能力。在傳統(tǒng)的連續(xù)開發(fā)流程中（圖1a），設(shè)計(jì)工程師設(shè)計(jì)時所掌握的有關(guān)信息很少，可利用的測試設(shè)備也有限，因而可能在最終開始測試后很久才會發(fā)現(xiàn)所遇到的問題，造成額外費(fèi)用并拖延時間。

SoC器件目前不斷增加的復(fù)雜程度，促使主要的廠商青睞采用更有效的SoC生產(chǎn)導(dǎo)向設(shè)計(jì)測試流程法（圖1b）。該方法使各個測試小組分工明確，測試研發(fā)工作平行展開。各測試小組集中攻關(guān)的結(jié)果是同步拿出最優(yōu)化的設(shè)計(jì)方案和更有效的測試程序。工程師們在轉(zhuǎn)移到大批量生產(chǎn)之前，就已充分掌握了器件性能。制造商可以有效平衡高配置的SoC平臺的靈活性，使其滿足不同新產(chǎn)品類型組合的需要，在實(shí)現(xiàn)快速批量供應(yīng)的同時，全面降低測試成本。

早期試驗(yàn)進(jìn)展

新測試流程建立在測試開發(fā)工具和設(shè)計(jì)工藝技術(shù)之上。多年來，工程師們倚賴專用的內(nèi)部工具將仿真向量轉(zhuǎn)變成測試設(shè)備使用的模式。SoC顯著地增加了這一轉(zhuǎn)變過程的復(fù)雜性。今天，更加先進(jìn)的測試工具能夠與主要的電子設(shè)計(jì)自動化（EDA）供應(yīng)商所提供的流程一起運(yùn)行。加上先進(jìn)的循環(huán)運(yùn)算法則，這些工具能夠把與各種復(fù)雜程度的電路相關(guān)聯(lián)的數(shù)據(jù)組合起來，并且制作一個單獨(dú)的測試模式和定時文檔。手頭掌握了這些統(tǒng)一的結(jié)果，測試工程師的工作會更有效。

新SoC生產(chǎn)導(dǎo)向設(shè)計(jì)測試流程法的一個最重要特點(diǎn)是它能夠在開發(fā)循環(huán)的早期校驗(yàn)測試程序。過去，測試工程師需要獲得第一塊芯片和可以排除故障的測試設(shè)備后才可以開始測試工作，這將把產(chǎn)量拖沿?cái)?shù)星期。而今，由于具有了當(dāng)前先進(jìn)的測試開發(fā)環(huán)境，測試工程師能夠利用數(shù)字式虛擬測試儀（DVT）的性能，提前進(jìn)行調(diào)試試驗(yàn)。虛擬測試法最適合數(shù)字電路。但EDA軟件現(xiàn)有的能力已有很大提高，EDA公司與測試公司已有很好的協(xié)作。因此，設(shè)計(jì)和測試工程技術(shù)能力擴(kuò)展至模擬設(shè)計(jì)也就有了保障。

經(jīng)過改進(jìn)的測試開發(fā)能力對所有SoC廠商都至關(guān)重要，對于無生產(chǎn)線的IC設(shè)計(jì)公司尤為重要。由于相比較而言，IC設(shè)計(jì)公司對外界的依賴程度高，因?yàn)樵谠O(shè)計(jì)和測試之間存在一個地理上的差距，存在 交流困難問題。經(jīng)由外界的設(shè)計(jì)方案會加劇測試難題對生產(chǎn)延期和生產(chǎn)費(fèi)用的影響。虛擬測試法讓IC設(shè)計(jì)公司在其現(xiàn)有的設(shè)計(jì)環(huán)境下進(jìn)行調(diào)試試驗(yàn)，以保證測試程序運(yùn)轉(zhuǎn)正常并能更好地s了解潛在的測試設(shè)備問題�！�

交互式工程設(shè)計(jì)確證

對不知名的半導(dǎo)體公司和集成器件制造商（IDMs）來說，復(fù)雜的設(shè)計(jì)和先進(jìn)的工藝技術(shù)的結(jié)合，要求提高與自動測試儀（ATE）上進(jìn)行的生產(chǎn)測試截然不同的測試驗(yàn)證能力。隨 工藝技術(shù)達(dá)到0.13μm或更細(xì)的線寬，先進(jìn)的器件展示出不斷增加的效能，事實(shí)上也限制了多數(shù)生產(chǎn)用自動測試儀（ATE）在檢測更細(xì)微故障時的有效性。對許多廠商而言，復(fù)雜的SoC已致使傳統(tǒng)的測試方法愈加無效，并給生產(chǎn)和成本問題造成嚴(yán)重的瓶頸影響。

優(yōu)化的工程設(shè)計(jì)驗(yàn)證測試系統(tǒng)的出現(xiàn)，提供了與生產(chǎn)測試儀明顯有別的能力，達(dá)到了大幅度提高生產(chǎn)量的要求。工程技術(shù)系統(tǒng)為生產(chǎn)測試儀是非結(jié)果的判斷提供了詳細(xì)的原因分析。事實(shí)上，今天領(lǐng)先的工程設(shè)計(jì)驗(yàn)證系統(tǒng)具有的記憶特性，能夠保留所有器件管腳上的完整數(shù)據(jù)，以便工程師更容易地對器件功能做解剖研究--這是傳統(tǒng)的生產(chǎn)用自動測試儀（ATE）所無法達(dá)到的。

生產(chǎn)用自動測試儀（ATE）適合批量生產(chǎn)的需要，有賴于高度優(yōu)化的測試程序來確保采用最少的測試設(shè)備和花費(fèi)最短的時間。相比較，工程技術(shù)驗(yàn)證系統(tǒng)則適合交互式分析，為測試裝置和測量提供圖形用戶界面（GUI）。工程師們在此環(huán)境下可以更有效地進(jìn)行為最優(yōu)化設(shè)計(jì)和調(diào)試所采用的交互式的假設(shè)分析。用在生產(chǎn)過程中，則有助于加速故障分析。當(dāng)今復(fù)雜的SoC需要更加精密復(fù)雜的診斷設(shè)備，如皮秒圖象電路分析（picosecond imaging circuit anal-ysis），激光電壓探針（laser voltage probe）和電子束系統(tǒng)（e-beam systems）。領(lǐng)先的工程設(shè)計(jì)系統(tǒng)直接向這類設(shè)備提供界面；工程師們借此利用外部的探頭裝置就能夠測試器件。 (責(zé)任編輯：admin)