鑒于市場上現(xiàn)有觸摸屏控制器功耗較大，而ADC是觸摸屏控制器的核心電路，本文設(shè)計了采用睡眠/喚醒兩種工作模式工作的ADC電路。有觸摸事件時，ADC開啟且不需喚醒延時，否則處于睡眠狀態(tài)。根據(jù)寄生容值，本文對DAC級間耦合電容進(jìn)行了優(yōu)化設(shè)計，大大提高了ADC精度。實踐表明：該芯片可在2.5 V ~5.3V 電壓范圍、-40 °C ~85 °C 溫度范圍下工作，芯片功耗不足1mW，且均可達(dá)到12位精度。電路具有精度高、功耗低、版圖面積小的特點(diǎn)，對觸摸屏控制器的優(yōu)化設(shè)計有指導(dǎo)作用。

引言

ADC采用逐次逼近型(SAR)結(jié)構(gòu)，具有125kHz采樣速率，12位精度。電容電荷重新分布D/A技術(shù)采用電荷按比例縮放子DAC組合，進(jìn)而大大減小了芯片電容面積，也避免了采用像電阻陣列結(jié)構(gòu)所帶來的固有直流功耗，通過對DAC級間耦合電容值的優(yōu)化設(shè)計，提高了ADC精度。比較器采用自消除失調(diào)電壓的開關(guān)電容比較器。

據(jù)調(diào)研，市場上現(xiàn)有觸摸屏控制器芯片主要來自ADI公司(如AD7843、AD7873、AD7877)和TI公司(如ADS7843、TSC2046、TSC2003)，對其性能進(jìn)行對比，如表1所示。

通過對ADC電路進(jìn)行優(yōu)化設(shè)計，可使觸摸屏控制器的功耗不足1mW，低于表1中現(xiàn)有芯片的功耗。

因此本設(shè)計的側(cè)重點(diǎn)是在滿足工作電壓、工作溫度的基礎(chǔ)上，使ADC工作在睡眠/喚醒兩種工作模式下，以大大降低功耗。為了實現(xiàn)這一目的，芯片中設(shè)計了電壓基準(zhǔn)電路模塊，以控制ADC的開啟和關(guān)閉。

電路設(shè)計與分析

ADC的整體結(jié)構(gòu)設(shè)計

SAR ADC包括采樣保持電路、比較器、DAC、逐次逼近寄存器、時序產(chǎn)生及數(shù)字控制邏輯電路。模擬輸入電壓(vin)由采樣/保持電路保持，N位SAR ADC需要N個比較周期，同時在當(dāng)前一位轉(zhuǎn)換完成之前不得進(jìn)入下一次轉(zhuǎn)換。因此該類ADC能夠有效節(jié)省功耗和空間，該結(jié)構(gòu)中DAC和比較器設(shè)計的好壞對整個ADC轉(zhuǎn)換精度起關(guān)鍵性的作用。

DAC的設(shè)計

DAC結(jié)構(gòu)設(shè)計

由于在CMOS集成電路中，制造電容比制造電阻更節(jié)省芯片面積，而且電容上沒有功率損耗，另外，開關(guān)電容網(wǎng)絡(luò)可以完成采樣保持的功能，節(jié)省了單獨(dú)的采樣保持電路。因此，本文選擇采用開關(guān)電容網(wǎng)絡(luò)構(gòu)成電荷按比例縮放式DAC。

電荷按比例縮放式DAC主要由按照二進(jìn)制加權(quán)排列的電容陣列組成。電容是CMOS工藝兼容的，而且相對精度高，所以電荷按比例縮放式DAC在CMOS工藝中容易實現(xiàn)。然而當(dāng)其精度提高時，一方面所需的大電容導(dǎo)致芯片尺寸過大，而且大電容需要大充電電流，充電時間過長;另一方面最高權(quán)位和最低權(quán)位的電容比例變得很大，比值越大，電容匹配越差。所以高精度DAC通常由低精度DAC通過電容耦合來實現(xiàn)。這種耦合結(jié)構(gòu)成功的關(guān)鍵之一是確定耦合電容值。只有選擇合適的耦合電容值，才能保證各位間的權(quán)重關(guān)系，并實現(xiàn)D/A轉(zhuǎn)換，如圖1所示。

設(shè)圖1中A點(diǎn)到地的電容為CA，DAC的縮放通過電容CS實現(xiàn)，CS和LSB陣列的串聯(lián)組合必須接于MSB陣列的左側(cè)，因此可得：(責(zé)任編輯：admin)