具有低電磁干擾、高吞吐量、低功耗、抗噪聲干擾等特性的接口技術(shù)，將成為超便攜和消費(fèi)產(chǎn)品市場(chǎng)的重要組成部分。本文將討論基于下一代I/O技術(shù)的一些應(yīng)用，這種新的I/O技術(shù)能把重新設(shè)計(jì)的風(fēng)險(xiǎn)降至最低，從而加快視頻基帶設(shè)計(jì)，并降低電磁干擾(EMI)和總體成本。

亞太地區(qū)(尤其是中國(guó))的手機(jī)和便攜設(shè)備市場(chǎng)是世界最大的市場(chǎng)。這些市場(chǎng)的競(jìng)爭(zhēng)焦點(diǎn)不僅在于這類(lèi)產(chǎn)品的成本和性能，而且在于它們投入市場(chǎng)的時(shí)間。在中國(guó)，本地手機(jī)供應(yīng)商占了總體市場(chǎng)過(guò)半。隨著中國(guó)手機(jī)制造商研發(fā)能力快速增長(zhǎng)，他們能夠迅速在設(shè)計(jì)中采用無(wú)線射頻(RF)和基帶設(shè)計(jì)等新技術(shù)，工程師和最終用戶對(duì)于能夠縮短設(shè)計(jì)周期、降低成本和改善系統(tǒng)性能的技術(shù)極感興趣。以下將要討論基于下一代I/O技術(shù)的一些應(yīng)用。

設(shè)計(jì)挑戰(zhàn)

1、高數(shù)據(jù)吞吐量需要新的信令方案

由于高端手機(jī)LCD顯示器的分辨率超過(guò)了SVGA(800×600)，而翻蓋式電話中應(yīng)用處理器和LCD模塊之間的RGB數(shù)據(jù)吞吐量甚至超過(guò)750Mbps(XGA模式，60Hz刷新速度)�，F(xiàn)有的晶體管-晶體管邏輯(TTL)技術(shù)在基帶控制器和LCD模塊之間的高擺幅(0V至VCC)限制了邏輯轉(zhuǎn)換之間的信號(hào)數(shù)據(jù)吞吐量，特別是低電磁干擾要求對(duì)邊緣速率提出了限制。對(duì)于數(shù)據(jù)傳輸速率較高的TTL技術(shù)，移動(dòng)電話的翻蓋和機(jī)體之間的低帶寬柔性電纜也可能會(huì)增加誤碼率，以致需要返修和重新設(shè)計(jì)基帶，從而嚴(yán)重推遲產(chǎn)品上市時(shí)間。

此外，由于下一代拍照手機(jī)具有三百萬(wàn)像素以上的分辨率，RGB數(shù)據(jù)吞吐量(在快拍時(shí)被讀回至基帶處理器)進(jìn)一步把現(xiàn)有TTL技術(shù)推向極限。在所有這些因素下，業(yè)界需要一種新的信令方案來(lái)解決這類(lèi)問(wèn)題。

2、電磁干擾和敏感性

低電磁干擾幾乎成為所有手機(jī)設(shè)計(jì)人員普遍面對(duì)的設(shè)計(jì)挑戰(zhàn)。由于具有較大的振幅，為了快速切換邏輯狀態(tài)，傳統(tǒng)的TTL技術(shù)通常具有較高的邊緣速率，因而造成反射和電磁干擾問(wèn)題。降低TTL信號(hào)的邊緣速率雖然可以減小反射和電磁干擾，但卻限制了數(shù)據(jù)吞吐量。這一問(wèn)題在使用低帶寬柔性電纜發(fā)送信號(hào)的手機(jī)設(shè)計(jì)中更為明顯。為了達(dá)到更大的數(shù)據(jù)吞吐量，TTL邏輯的邊沿變化速率必須提高，但這也會(huì)造成更高的電流變化速率，并且會(huì)在一個(gè)較大的頻率段上引起更高的電磁干擾輻射。此外，在邏輯電平變換時(shí)發(fā)生的任何反射不僅會(huì)引起更多磁性輻射而且會(huì)增加誤碼率。對(duì)于手機(jī)設(shè)計(jì)而言，柔性電纜周?chē)�的電磁干擾噪聲很大，因此需要更好的共模噪聲抑制能力，而這正是低電壓差分信令(LVDS)等差分信號(hào)技術(shù)的特點(diǎn)。

I/O解決方案

如上所述，低功耗、高吞吐量以及超低電磁干擾信令技術(shù)是便攜和消費(fèi)產(chǎn)品應(yīng)用設(shè)計(jì)的關(guān)鍵。因此，類(lèi)似LVDS的差分信令技術(shù)在改善數(shù)據(jù)吞吐能力、抗噪聲能力或電磁干擾性能方面成為系統(tǒng)的一個(gè)重要設(shè)計(jì)環(huán)節(jié)。LVDS的最大優(yōu)點(diǎn)之一是其在正和負(fù)輸出端的電流方向相反。如果輸出正負(fù)端靠得夠近，應(yīng)該能夠使電磁輻射相互抵消，這將大幅降低手機(jī)的電磁干擾和對(duì)手機(jī)本身通訊信號(hào)的影響。在手機(jī)等電池供電應(yīng)用要求更低功耗的情況下，具有較低VCC工作能力的降低功耗LVDS技術(shù)版本(LpLVDS)是滿足便攜設(shè)計(jì)需求的關(guān)鍵。除了LpLVDS，飛兆半導(dǎo)體還開(kāi)發(fā)了下一代I/O技術(shù)，即電流傳送邏輯(CTL)，以提供更低功耗和更低電磁干擾的優(yōu)勢(shì)。

圖1所示為各種接口信號(hào)技術(shù)的簡(jiǎn)要比較以及CTL技術(shù)在1Gbps速度下的眼圖。與傳統(tǒng)LVDS技術(shù)相比，CTL技術(shù)每個(gè)通道的功耗要小30%。同時(shí)，CTLI/O的電磁干擾比傳統(tǒng)LVDS技術(shù)低10dB，比TTL技術(shù)低20dB。使用圖1中的波形圖可以解釋原因，對(duì)于相同的時(shí)間間隔(這意味著相同的吞吐量)，CTL技術(shù)可以使用低很多的邊沿上升速率輕易地在邏輯“0”和“1”之間進(jìn)行切換，而CTL的擺幅僅為65mV，較傳統(tǒng)LVDS技術(shù)的350mV量級(jí)相比小得多。較低的di/dt無(wú)疑能有效地減小磁性輻射。(責(zé)任編輯：admin)