中文字幕无码夊久人妻|国产另类在线欧美日韩|精品无码乱码AV片国产|91久久香蕉国产熟女线看|白嫩丰满大乳美女免费视频|久久久久人妻精品区一三寸|免费一看一级毛片少妇丰满2|精品无码国产一区二区三区51

您現(xiàn)在的位置:融合網(wǎng)首頁 > 芯片 > 技術 >

智能流程簡化可編程系統(tǒng)芯片設計

來源:電子工程世界 作者:秩名 責任編輯:admin 發(fā)表時間:2011-04-21 08:22 
核心提示:隨著SoC設計中混合信號器件的增加,基本的功能驗證在半導體的早期制備中變得十分重要。沒有這種驗證,系統(tǒng)設計人員將需要為半導體制備的返工耗費數(shù)以百萬計美元,并且浪費寶貴的設計和驗證資源,而且還可能錯過產(chǎn)品上市的良機。幸運的是,現(xiàn)在的設計人員比過

隨著SoC設計中混合信號器件的增加,基本的功能驗證在半導體的早期制備中變得十分重要。沒有這種驗證,系統(tǒng)設計人員將需要為半導體制備的返工耗費數(shù)以百萬計美元,并且浪費寶貴的設計和驗證資源,而且還可能錯過產(chǎn)品上市的良機。幸運的是,現(xiàn)在的設計人員比過去有更多的選擇;設計混合信號系統(tǒng)不再局限于混合信號ASIC、模擬MCU或分立組件。FPGA為系統(tǒng)集成開辟了新的方向,能夠改善系統(tǒng)集成的各個方面,如降低總體系統(tǒng)成本、提高可靠性、實現(xiàn)可重配置性、縮短開發(fā)時間等。這種以可編程系統(tǒng)芯片(PSC)為核心的嶄新解決方案將FPGA門、嵌入式Flash和模擬功能集成在單一可編程器件中,提供理想的低成本方案,具備真正的可編程性,而且可讓系統(tǒng)設計人員快速地設計和開發(fā)復雜的混合信號系統(tǒng)。

關鍵要素

如果要一次投片成功,要選擇好的且通過基本功能驗證的可編程設計平臺是非常重要的。據(jù)市場研究機構Dataquest1報告指出,F(xiàn)PGA從廣義上講,正成為現(xiàn)代高度集成SoC系統(tǒng)的首選媒體。原因很明顯;由于FPGA的半導體構架是“預制”的,不存在非經(jīng)常性工程(NRE)成本,加上任何可能影響產(chǎn)品性能或器件可靠性的工藝變數(shù)實際上均已解決。涉及芯片整體運行的大量復雜因素(包括影響時序的寄生RLC效應等)均已準確確認,并納入產(chǎn)品的技術資料表中。因此,所有的驗證循環(huán)都可以針對設計的特有功能。下一步所需的是驗證方法,可以將確定設計及進行迭代的時間減至最少,并且保留所有設計內容。這可通過智能建模(即剔除一些不太重要且不會影響整個系統(tǒng)行為的細節(jié))以及將所得到的模型映像到經(jīng)已充分了解的流程來實現(xiàn)。

越來越復雜的內容

現(xiàn)場可編程性是系統(tǒng)集成的一個全新方向。這個新方向能夠實現(xiàn)更深層面的集成,并具有多個重大優(yōu)點:系統(tǒng)設計人員可在其系統(tǒng)中省掉多個器件,并將器件的功能集成到一個單芯片PSC中,大幅簡化系統(tǒng)的設計;顯著減少部件數(shù)目意味著外形尺寸也可顯著減小;微控制器核的集成將使主處理器擺脫外設的任務,從而降低系統(tǒng)處理對數(shù)據(jù)吞吐能力的要求。

Actel Fusion PSC是首個能滿足這種需求的可編程邏輯解決方案,首次將Flash內存、混合信號功能及微控制器技術與FPGA提供的硬件可重配置性的各種基本優(yōu)點融合在一起。集成的內容越來越復雜,意味著可以將更多的可能性集成到更小的器件中,但同時也會向FPGA設計人員提出一些新的挑戰(zhàn),例如至少得應對混合信號設計的復雜性。鮮有FPGA設計人員有機會在這個領域中取得豐富的經(jīng)驗,那么,應采用什么方法管理這些項目的復雜性并確保一次性成功呢?這種交叉領域的專門技術必須集成在開發(fā)工具流程中。開發(fā)工具必須足夠“聰明”,能夠管理接口、配置和初始化等關鍵細節(jié),以便將不同的部件聯(lián)結起來,形成一個工作整體。在理想的情況下,可采用與傳統(tǒng)開發(fā)工具基本相同的流程,將這種新系統(tǒng)功能的復雜設計內容聚合起來。

傳統(tǒng)的FPGA設計流程

在選擇ASIC或可編程解決方案時,第二個考慮因素是FPGA工具的易用性和成本效益。眾所周知這些工具是用于集成高度復雜的設計功能,如快速架構開發(fā)(即通過快速生成核來實現(xiàn)開發(fā))、邏輯和物理綜合、行為和結構仿真,以及各種創(chuàng)新的調試技術。這些系統(tǒng)越來越多地向更高的抽象層擴展,涵蓋器件/系統(tǒng)建模、設計分區(qū)、基于總線的通信協(xié)議和軟/硬件協(xié)同驗證。但傳統(tǒng)FPGA設計流程的基本目標是將所需要的部件捆綁成一個“按鈕”式的流程,容許單一工程師便可定義、生成和驗證設計的“軟”副本,然后在硬件FPGA系統(tǒng)門中實現(xiàn)和調試。

智能流程簡化可編程系統(tǒng)芯片的設計

不僅ASIC/FPGA設計人員很少擁有系統(tǒng)/模擬設計的實際經(jīng)驗,大多數(shù)系統(tǒng)設計人員同樣也缺乏數(shù)字邏輯的設計經(jīng)驗。因此,越來越復雜的設計內容要求工具流程必須“智能化”,也就是說,開發(fā)工具可以對不同的系統(tǒng)部件進行智能配置及初始化,并將這些部件正確地聯(lián)結在一起,使所有交叉領域復雜性的驗證任務變得簡單。在這種情況下,接下來還得生成一個FPGA!在設計的前期(相對于實現(xiàn)階段而言),這種復雜性通過3個關鍵環(huán)節(jié)來管理,即部件建模、設計實例化和驗證流程。(責任編輯:admin)

  • “掃一掃”關注融合網(wǎng)微信號

免責聲明:我方僅為合法的第三方企業(yè)注冊用戶所發(fā)布的內容提供存儲空間,融合網(wǎng)不對其發(fā)布的內容提供任何形式的保證:不保證內容滿足您的要求,不保證融合網(wǎng)的服務不會中斷。因網(wǎng)絡狀況、通訊線路、第三方網(wǎng)站或管理部門的要求等任何原因而導致您不能正常使用融合網(wǎng),融合網(wǎng)不承擔任何法律責任。

第三方企業(yè)注冊用戶在融合網(wǎng)發(fā)布的內容(包含但不限于融合網(wǎng)目前各產(chǎn)品功能里的內容)僅表明其第三方企業(yè)注冊用戶的立場和觀點,并不代表融合網(wǎng)的立場或觀點。相關各方及作者發(fā)布此信息的目的在于傳播、分享更多信息,并不代表本網(wǎng)站的觀點和立場,更與本站立場無關。相關各方及作者在我方平臺上發(fā)表、發(fā)布的所有資料、言論等僅代表其作者個人觀點,與本網(wǎng)站立場無關,不對您構成任何投資、交易等方面的建議。用戶應基于自己的獨立判斷,自行決定并承擔相應風險。

根據(jù)相關協(xié)議內容,第三方企業(yè)注冊用戶已知悉自身作為內容的發(fā)布者,需自行對所發(fā)表內容(如,字體、圖片、文章內容等)負責,因所發(fā)表內容(如,字體、圖片、文章內容等)等所引發(fā)的一切糾紛均由該內容的發(fā)布者(即,第三方企業(yè)注冊用戶)承擔全部法律及連帶責任。融合網(wǎng)不承擔任何法律及連帶責任。

第三方企業(yè)注冊用戶在融合網(wǎng)相關欄目上所發(fā)布的涉嫌侵犯他人知識產(chǎn)權或其他合法權益的內容(如,字體、圖片、文章內容等),經(jīng)相關版權方、權利方等提供初步證據(jù),融合網(wǎng)有權先行予以刪除,并保留移交司法機關查處的權利。參照相應司法機關的查處結果,融合網(wǎng)對于第三方企業(yè)用戶所發(fā)布內容的處置具有最終決定權。

個人或單位如認為第三方企業(yè)注冊用戶在融合網(wǎng)上發(fā)布的內容(如,字體、圖片、文章內容等)存在侵犯自身合法權益的,應準備好具有法律效應的證明材料,及時與融合網(wǎng)取得聯(lián)系,以便融合網(wǎng)及時協(xié)調第三方企業(yè)注冊用戶并迅速做出相應處理工作。

融合網(wǎng)聯(lián)系方式:(一)、電話:(010)57722280;(二)、電子郵箱:2029555353@qq.com dwrh@dwrh.net

對免責聲明的解釋、修改及更新權均屬于融合網(wǎng)所有。

關于我們 - 融合文化 - 媒體報道 - 在線咨詢 - 網(wǎng)站地圖 - TAG標簽 - 聯(lián)系我們
Copyright © 2010-2020 融合網(wǎng)|DWRH.net 版權所有 聯(lián)系郵箱:dwrh@dwrh.net 京公網(wǎng)安備 11011202002094號 京ICP備11014553號