為了應(yīng)對成本、尺寸、功耗和開發(fā)時間的壓力，許多電子產(chǎn)品都建構(gòu)于系統(tǒng)級芯片 （SoC）之上。這個單片集成電路集成了大多數(shù)的系統(tǒng)功能。然而，隨著這些器件越來越復(fù)雜，要在有限的時間里經(jīng)濟地進行產(chǎn)品開發(fā)以滿足產(chǎn)品上市時間的壓力已變得越來越困難。SoC集成了一些可編程部件 （特別是微控制器），使得其軟件開發(fā)與硬件開發(fā)同樣的昂貴和耗時。

使用基于業(yè)界標準、帶有片上存儲器和各種標準接口的ARMò處理器，再加上面向特定應(yīng)用邏輯和非標接口的金屬可編程模塊 （MP模塊），構(gòu)成的可定制微控制器是切實可行的SoC開發(fā)方法，能夠解決上述問題：

-采用預(yù)先已經(jīng)準備好的基礎(chǔ)晶圓，僅針對定制部分添加金屬層，可以縮短器件生產(chǎn)制造的時間。

-最大限度地減少集成特定應(yīng)用邏輯方面的設(shè)計耗費，并減少制備工藝中所需的光罩數(shù)，可以降低開發(fā)成本。

-仿真板包括了處理器、內(nèi)存、外設(shè)和標準接口，并用FPGA來代替MP模塊，實現(xiàn)了軟/硬件全速并行測試，提高了器件生產(chǎn)制造和軟件開發(fā)的首次成功率。

可定制微控制器架構(gòu)

新一代的ARM9處理器，通過全新的設(shè)計，采用了更多的晶體管，能夠達到兩倍以上于ARM7處理器的處理能力。這種處理能力的提高是通過增加時鐘頻率和減少指令執(zhí)行周期實現(xiàn)的。

（一） 時鐘頻率的提高：ARM7處理器采用3級流水線，而ARM9采用5級流水線。增加的流水線設(shè)計提高了時鐘頻率和并行處理能力。5級流水線能夠?qū)⒚恳粋�指令處理分配到5個時鐘周期內(nèi)，在每一個時鐘周期內(nèi)同時有5個指令在執(zhí)行。在同樣的加工工藝下，ARM9TDMI處理器的時鐘頻率是ARM7TDMI的1.8～2.2倍。

（二） 指令周期的改進：指令周期的改進對于處理器性能的提高有很大的幫助。性能提高的幅度依賴于代碼執(zhí)行時指令的重疊，這實際上是程序本身的問題。

如圖1所示，可定制微控制器的基礎(chǔ)為業(yè)界標準的ARM7或ARM9處理器內(nèi)核，以及連接片上SRAM和ROM、外部總線接口和系統(tǒng)外設(shè)的多層AHB總線矩陣，并可橋接面向系統(tǒng)控制器和低速外設(shè)的高能效APB。該架構(gòu)的一個主要特點是分布式DMA，這種DMA加上由AHB總線矩陣提供的并行數(shù)據(jù)通道，能為器件提供極高的內(nèi)部數(shù)據(jù)帶寬。器件中的MP模塊具有多個DMA端口，因此由其實現(xiàn)的專用IP也能受益于這種高速內(nèi)部帶寬。

基于CISC架構(gòu)的微控制器除了80C51外，還包括Motorola提供的68HC系列微控制器，這也是大量應(yīng)用的微控制器系列。 　

基于RISC架構(gòu)的微控制器則包括Microchip的PIC系列8位微控制器等。在16位RISC架構(gòu)的微控制器中，Maxim公司推出的MAXQ系列微控制器以其高性能、低功耗和卓越的代碼執(zhí)行效率，成為許多需要高精度混合信號處理以及便攜式系統(tǒng)和電池供電系統(tǒng)的理想選擇。

該架構(gòu)具有齊備的標準外設(shè)和接口，能滿足大多數(shù)應(yīng)用對用戶接口、聯(lián)網(wǎng)/連接和存儲的要求。此外，在MP模塊中還可以實現(xiàn)各種外設(shè)實例或其它外設(shè)/接口。

該架構(gòu)實現(xiàn)了復(fù)雜的系統(tǒng)控制器，集成了所有的系統(tǒng)和功率管理功能，可以控制系統(tǒng)的啟動和關(guān)閉。該控制器具有多個時鐘源和外設(shè)開關(guān)控制線，使每個功能構(gòu)件都能以支持應(yīng)用的最小時鐘頻率運行，也可在不需要時進入閑置模式。因此能最大限度地降低器件的功耗。(責(zé)任編輯：admin)