PCI總線協(xié)議非常復(fù)雜，目前實(shí)現(xiàn)PCI接口的有效方案分為兩種：即使用可編程邏輯器件和使用專用總線接口的器件，可編程邏輯器件實(shí)現(xiàn)PCI接口比較靈活，可以利用的器件比較多，現(xiàn)在有許多生產(chǎn)可編程邏輯器件的廠商（如Xilinx的Logicore和Alerra的AMPP）都提供經(jīng)過(guò)嚴(yán)格測(cè)試的 PCI接口功能模塊，用戶只要進(jìn)行組合設(shè)計(jì)即可，但這種方法難度較大，設(shè)計(jì)周期較長(zhǎng)。而采用專用接口器件實(shí)現(xiàn)完整的PCI主控模塊和目標(biāo)模塊的功能，則可將復(fù)雜的PCI總線接口轉(zhuǎn)換為相對(duì)簡(jiǎn)單的用戶接口，用戶只要設(shè)計(jì)轉(zhuǎn)換后的總線接口即可。但這種方法難度較大，設(shè)計(jì)周期較長(zhǎng)，而采用專用接口器件實(shí)現(xiàn)完整的 PCI主控模塊和目標(biāo)模塊的功能，則可將復(fù)雜的PCI總線接口轉(zhuǎn)換為相對(duì)簡(jiǎn)單的用戶接口，用戶只要設(shè)計(jì)轉(zhuǎn)換后的總線接口即可。雖然這種方式不夠靈活，但由于其對(duì)PCI協(xié)議的良好支持，以及提供給設(shè)計(jì)者的良好接口，都大大減少了設(shè)計(jì)開(kāi)發(fā)的難度和周期，現(xiàn)有的PCI接口芯片主要有AMC公司的 AMCCS59xx系列和PLX公司的PCI9805x系列。PLX公司的PCI9052就是一款較常用的總線接口芯片。

PCI9052芯片介紹

PCI9052是PLX技術(shù)公司繼PCI9050之后推出的低成本、低功耗、高性能總線接口芯片，通過(guò)該芯片可以使多種局部總線快速轉(zhuǎn)換到PCI總線上。

◇ 主要特點(diǎn)

（1）兼容PCI V2.1協(xié)議特性。PCI9052芯片與PCI協(xié)議V2.1版兼容，可支持低成本的從模式適配設(shè)備，也支持從ISA適配卡向PCI適配卡的轉(zhuǎn)換。

（2）采用直接從（目標(biāo)）模式傳送數(shù)據(jù)。支持突發(fā)存儲(chǔ)器映射和I/O映射方式，可從PCI總線到局部總線上存取數(shù)據(jù)。讀寫(xiě)FIFO（先入先出）寄存器使得局部總線和PCI總線具有高性能的突發(fā)方式，PCI總線總是工作在突發(fā)方式，但是局部總線可以設(shè)置成突發(fā)方式或者連續(xù)單周期方式。

（3）帶有中斷發(fā)生器，可以從兩個(gè)局部總線中斷輸入中生成一個(gè)PCI中斷。

（4）PCI9052局部總線接口運(yùn)行于TTL時(shí)鐘，并可生成必要的內(nèi)部時(shí)鐘，局部TTL時(shí)鐘與PCI時(shí)鐘異步工作，并允許局部總線獨(dú)立于PCI時(shí)鐘工作，其緩沖PCI總線時(shí)鐘（BCLKO）可與局部總線時(shí)鐘（LCLK）相連。

（5）PCI9052局部總線配置可編程。支持復(fù)用或非復(fù)用的8/16/32bit局部總線，芯片有4字節(jié)使能（LBE [3：0]#）、26根地址線（LA[27：2]）和32/16/8bit數(shù)據(jù)線（LAD[31：0]）。

（6）支持先讀模式、即預(yù)取數(shù)據(jù)可從PCI9052內(nèi)部的FIFO寄存器讀取，用以代替局部總線，但地址必須是前一條地址的后續(xù)地址，且應(yīng)為32位寬度（下一地址=當(dāng)前地址+4）。

（7）所有控制、地址和數(shù)據(jù)信號(hào)都可由PCI9052直接生成，用于驅(qū)動(dòng)PCI和局部總線，而無(wú)需額外驅(qū)動(dòng)電路。

（8）帶有串行EEPROM接口，可用于加載配置信息，這對(duì)于裝載一個(gè)特定的適配設(shè)備信息（網(wǎng)絡(luò)節(jié)點(diǎn)號(hào)、廠商類型碼和片選等）是很有用的。特別是將PCI9052轉(zhuǎn)換為ISA接口模式時(shí)，串行EEPROM是必需的。

（9）提供了四個(gè)局部片選信號(hào)，其基地址和每一個(gè)片選的范圍可由串行EEPROM配置，也可由主控制器在線編程。

（10）具有五個(gè)局部地址空間，基地址和每一個(gè)局部地址空間的范圍可由串行EEPROM配置或由主控制器在線編程。

（11）支持Big Endian和Little Endian字節(jié)間的轉(zhuǎn)換。當(dāng)局部總線是16位寬度或8位寬度時(shí)，PCI9052同時(shí)支持Big Endian字節(jié)模式轉(zhuǎn)換為字或字節(jié)寬度。

（12）為了匹配以前的接口讀/寫(xiě)（RD#/WR#）信號(hào)，可以從時(shí)鐘周期的開(kāi)始延時(shí)（例如ISA總線接口）。

（13）附加的LRDYi#（local ready input）握手信號(hào)可用于產(chǎn)生各種等待狀態(tài)，PCI9052內(nèi)有等待狀態(tài)發(fā)生器（讀/寫(xiě)地址到數(shù)據(jù)、數(shù)據(jù)到數(shù)據(jù)和數(shù)據(jù)到地址之間）。

（14）局部總線預(yù)鎖存計(jì)數(shù)器可以編程為（無(wú)預(yù)鎖存）4、8、16或連續(xù)值（預(yù)鎖存計(jì)數(shù)器關(guān)閉）模式，如果使用了連續(xù)地址（必須是32位），則預(yù)鎖存數(shù)據(jù)可以作為緩沖數(shù)據(jù)來(lái)使用。(責(zé)任編輯：admin)